廣東愛晟電子科技有限公司生產的單層芯片電容具有體積小、結構堅固、頻率特性優異等特點，被廣泛應用于微波通訊線路及抗電磁干擾（EMI，Electro Magnetic Interference）器件。與多層陶瓷電容（MLCC）相比，單層芯片電容具有等效串聯電阻低、介質損耗小和可靠性高的優點。

單層芯片電容的基本結構為金屬電極——陶瓷介質基片——金屬電極的三層結構，其常規的制備工藝流程為：流延→疊片→層壓切塊→排膠→燒結→濺射→電鍍→切割。其中，切割一般采用機械切割方式，如旋轉刀片切割。然而，陶瓷材料脆性大，刀片切割時容易使陶瓷基片的切割面產生碎裂，不利于電容器的結構完整性和可靠性。基于此，愛晟電子為大家介紹一款低應力單層芯片電容，其陶瓷基片的切割面不易發生碎裂，具有結構完整性好和可靠性高的特點。

低應力單層芯片電容包括陶瓷基片、面電極、底電極以及設于陶瓷基片內部的至少一個緩沖層。面電極被設置于陶瓷基片的頂面；底電極被設置于陶瓷基片的底面；各緩沖層在垂直于陶瓷基片的底面的方向上間隔設置，緩沖層為內部中空的呈封閉框形的金屬層，其邊框沿陶瓷基片的側面布置，并外露于陶瓷基片的側面。緩沖層能減少切割應力對陶瓷基片的切割面的影響，避免切割面產生碎裂，從而使單層芯片電容整體結構完好，保證單層芯片電容的性能和可靠性。同時，通過設置至少一個間隔設置的金屬層，能夠分散切割應力，防碎裂效果更好。低應力單層芯片電容的制備方法如下：

一、采用流延法將陶瓷漿料制成陶瓷膜。

陶瓷漿料可采用本行業所慣用的工藝技術用陶瓷粉料制備得到，陶瓷粉料可采用電容陶瓷用的Ⅰ類瓷、Ⅱ類瓷或Ⅲ類瓷的粉末配成；制得陶瓷膜的厚度為5~60微米。

二、采用金屬漿料在步驟一制得的陶瓷膜表面印刷呈多個封閉框形的緩沖層。

金屬漿料可以為銀、鈀、銀鈀合金、鎳、銅、鎳銅合金等的漿料，優先選用可與步驟一制得的陶瓷膜共燒的金屬漿料。采用絲網印刷法印刷緩沖層，得到的緩沖層呈縱橫交錯的方格網狀，印刷緩沖層的厚度為0.5~3微米。

三、將步驟一制得的陶瓷膜與至少一個步驟二中得到的陶瓷膜進行疊片、層壓，得到各緩沖層間隔設于底部的陶瓷生坯巴塊。

疊片為先將四個步驟二得到的陶瓷膜層疊在一起，并使四個陶瓷膜上的緩沖層相互間隔，然后在外露的緩沖層的一側再層疊多個步驟一制得的陶瓷膜直至達到芯片電容所需的厚度；所得陶瓷生坯巴塊中相鄰兩個緩沖層的間距相等且為5~ 20微米。

四、將步驟三得到的陶瓷生坯巴塊劃切成尺寸更小的陶瓷生坯小塊，然后從上至 下沿緩沖層的邊框中線對陶瓷生坯小塊預切割成槽，如圖1所示，圖中點劃線為切割線，且所得切槽A底部為含緩沖層40的預留部分B，該預留部分B不切斷，如圖2所示。

劃切得到的陶瓷生坯小塊為矩形，其長和寬分別優選為2~10毫米，陶瓷生坯小塊面積較小，操作起來比較方便，不容易折斷，并且燒結時不容易變形，保證燒結后的平整度好；切槽A的深度為陶瓷生坯小塊的厚度的2/3~4/5，則預留部B的厚度為陶瓷生坯小塊的厚度的1/5~1/3；劃切和預切割可以采用旋轉刀片切割。

五、將步驟四得到的半成品進行排膠、燒結。

排膠是將步驟四得到的半成品在空氣中以250~400℃進行排膠，以保證燒結后的陶瓷均勻致密。燒結是將排膠后的半成品在空氣中或還原氣氛中以900~1350℃進行燒結。

六、在步驟五得到的半成品的頂面和底面分別制作面電極和底電極。

采用濺射或電鍍方式制作面電極和底電極，材料可為鈦、鎢、鉑、鈷、銅、 鎳、鈀、金、錫中的至少一種金屬或任意幾種組合而成的合金，制得的面電極與底電極的厚度分別為2微米。

七、沿切槽對步驟六得到的半成品進行貫穿式切割，切斷預留部B，得到單個低應力單層芯片電容。

低應力單層芯片電容的制備方法中，根據步驟一流延法得到的陶瓷膜面積較大，不方便后續的處理。因此，在步驟四中，利用陶瓷生坯可塑性的特點，先將陶瓷生坯巴塊劃切成較小的陶瓷生坯小塊，并對得到的陶瓷生坯小塊預切割成槽，所以層壓后對其劃切和預切割就不會產生碎裂。完成步驟五和步驟六后，在步驟七中再切斷預留部，雖然此時切割對象為脆性較大的陶瓷熟料，但由于預留部分含有可緩沖切割應力的緩沖層，因此切斷時能防止碎裂，而且相對于現有技術，對陶瓷熟料的切割厚度大為減少，更有效防止切割面發生碎裂。